|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/PowerPC/PPCGenAsmMatcher.inc 2150 Inst.addOperand(MCOperand::createReg(PPC::CR0));
3988 case PPC::CR0: OpKind = MCK_CRRC; break;
gen/lib/Target/PowerPC/PPCGenAsmWriter.inc 6942 MI->getOperand(1).getReg() == PPC::CR0) {
6959 MI->getOperand(1).getReg() == PPC::CR0) {
6976 MI->getOperand(1).getReg() == PPC::CR0) {
6993 MI->getOperand(1).getReg() == PPC::CR0) {
7010 MI->getOperand(1).getReg() == PPC::CR0) {
7027 MI->getOperand(1).getReg() == PPC::CR0) {
7044 MI->getOperand(1).getReg() == PPC::CR0) {
7061 MI->getOperand(1).getReg() == PPC::CR0) {
7078 MI->getOperand(1).getReg() == PPC::CR0) {
7095 MI->getOperand(1).getReg() == PPC::CR0) {
7112 MI->getOperand(1).getReg() == PPC::CR0) {
7129 MI->getOperand(1).getReg() == PPC::CR0) {
7148 MI->getOperand(1).getReg() == PPC::CR0) {
7165 MI->getOperand(1).getReg() == PPC::CR0) {
7182 MI->getOperand(1).getReg() == PPC::CR0) {
7199 MI->getOperand(1).getReg() == PPC::CR0) {
7216 MI->getOperand(1).getReg() == PPC::CR0) {
7233 MI->getOperand(1).getReg() == PPC::CR0) {
7250 MI->getOperand(1).getReg() == PPC::CR0) {
7267 MI->getOperand(1).getReg() == PPC::CR0) {
7284 MI->getOperand(1).getReg() == PPC::CR0) {
7301 MI->getOperand(1).getReg() == PPC::CR0) {
7318 MI->getOperand(1).getReg() == PPC::CR0) {
7335 MI->getOperand(1).getReg() == PPC::CR0) {
7354 MI->getOperand(1).getReg() == PPC::CR0) {
7371 MI->getOperand(1).getReg() == PPC::CR0) {
7388 MI->getOperand(1).getReg() == PPC::CR0) {
7405 MI->getOperand(1).getReg() == PPC::CR0) {
7422 MI->getOperand(1).getReg() == PPC::CR0) {
7439 MI->getOperand(1).getReg() == PPC::CR0) {
7456 MI->getOperand(1).getReg() == PPC::CR0) {
7473 MI->getOperand(1).getReg() == PPC::CR0) {
7490 MI->getOperand(1).getReg() == PPC::CR0) {
7507 MI->getOperand(1).getReg() == PPC::CR0) {
7524 MI->getOperand(1).getReg() == PPC::CR0) {
7541 MI->getOperand(1).getReg() == PPC::CR0) {
7560 MI->getOperand(1).getReg() == PPC::CR0) {
7577 MI->getOperand(1).getReg() == PPC::CR0) {
7594 MI->getOperand(1).getReg() == PPC::CR0) {
7611 MI->getOperand(1).getReg() == PPC::CR0) {
7628 MI->getOperand(1).getReg() == PPC::CR0) {
7645 MI->getOperand(1).getReg() == PPC::CR0) {
7662 MI->getOperand(1).getReg() == PPC::CR0) {
7679 MI->getOperand(1).getReg() == PPC::CR0) {
7696 MI->getOperand(1).getReg() == PPC::CR0) {
7713 MI->getOperand(1).getReg() == PPC::CR0) {
7730 MI->getOperand(1).getReg() == PPC::CR0) {
7747 MI->getOperand(1).getReg() == PPC::CR0) {
7766 MI->getOperand(1).getReg() == PPC::CR0) {
7783 MI->getOperand(1).getReg() == PPC::CR0) {
7800 MI->getOperand(1).getReg() == PPC::CR0) {
7817 MI->getOperand(1).getReg() == PPC::CR0) {
7834 MI->getOperand(1).getReg() == PPC::CR0) {
7851 MI->getOperand(1).getReg() == PPC::CR0) {
7868 MI->getOperand(1).getReg() == PPC::CR0) {
7885 MI->getOperand(1).getReg() == PPC::CR0) {
7902 MI->getOperand(1).getReg() == PPC::CR0) {
7919 MI->getOperand(1).getReg() == PPC::CR0) {
7936 MI->getOperand(1).getReg() == PPC::CR0) {
7953 MI->getOperand(1).getReg() == PPC::CR0) {
7972 MI->getOperand(1).getReg() == PPC::CR0) {
7989 MI->getOperand(1).getReg() == PPC::CR0) {
8006 MI->getOperand(1).getReg() == PPC::CR0) {
8023 MI->getOperand(1).getReg() == PPC::CR0) {
8040 MI->getOperand(1).getReg() == PPC::CR0) {
8057 MI->getOperand(1).getReg() == PPC::CR0) {
8074 MI->getOperand(1).getReg() == PPC::CR0) {
8091 MI->getOperand(1).getReg() == PPC::CR0) {
8108 MI->getOperand(1).getReg() == PPC::CR0) {
8125 MI->getOperand(1).getReg() == PPC::CR0) {
8142 MI->getOperand(1).getReg() == PPC::CR0) {
8159 MI->getOperand(1).getReg() == PPC::CR0) {
8178 MI->getOperand(1).getReg() == PPC::CR0) {
8195 MI->getOperand(1).getReg() == PPC::CR0) {
8212 MI->getOperand(1).getReg() == PPC::CR0) {
8229 MI->getOperand(1).getReg() == PPC::CR0) {
8246 MI->getOperand(1).getReg() == PPC::CR0) {
8263 MI->getOperand(1).getReg() == PPC::CR0) {
8280 MI->getOperand(1).getReg() == PPC::CR0) {
8297 MI->getOperand(1).getReg() == PPC::CR0) {
8314 MI->getOperand(1).getReg() == PPC::CR0) {
8331 MI->getOperand(1).getReg() == PPC::CR0) {
8348 MI->getOperand(1).getReg() == PPC::CR0) {
8365 MI->getOperand(1).getReg() == PPC::CR0) {
8384 MI->getOperand(1).getReg() == PPC::CR0) {
8401 MI->getOperand(1).getReg() == PPC::CR0) {
8418 MI->getOperand(1).getReg() == PPC::CR0) {
8435 MI->getOperand(1).getReg() == PPC::CR0) {
8452 MI->getOperand(1).getReg() == PPC::CR0) {
8469 MI->getOperand(1).getReg() == PPC::CR0) {
8486 MI->getOperand(1).getReg() == PPC::CR0) {
8503 MI->getOperand(1).getReg() == PPC::CR0) {
8520 MI->getOperand(1).getReg() == PPC::CR0) {
8537 MI->getOperand(1).getReg() == PPC::CR0) {
8554 MI->getOperand(1).getReg() == PPC::CR0) {
8571 MI->getOperand(1).getReg() == PPC::CR0) {
8579 MI->getOperand(0).getReg() == PPC::CR0 &&
8591 MI->getOperand(0).getReg() == PPC::CR0 &&
8601 MI->getOperand(0).getReg() == PPC::CR0 &&
8613 MI->getOperand(0).getReg() == PPC::CR0 &&
8623 MI->getOperand(0).getReg() == PPC::CR0 &&
8635 MI->getOperand(0).getReg() == PPC::CR0 &&
8645 MI->getOperand(0).getReg() == PPC::CR0 &&
8657 MI->getOperand(0).getReg() == PPC::CR0 &&
gen/lib/Target/PowerPC/PPCGenInstrInfo.inc 2576 static const MCPhysReg ImplicitList3[] = { PPC::CR0, 0 };
2578 static const MCPhysReg ImplicitList5[] = { PPC::CARRY, PPC::CR0, 0 };
2579 static const MCPhysReg ImplicitList6[] = { PPC::X0, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::LR8, PPC::CTR8, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
2580 static const MCPhysReg ImplicitList7[] = { PPC::R0, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::LR, PPC::CTR, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
2597 static const MCPhysReg ImplicitList24[] = { PPC::X0, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::LR8, PPC::CTR8, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
2598 static const MCPhysReg ImplicitList25[] = { PPC::R0, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::LR, PPC::CTR, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
gen/lib/Target/PowerPC/PPCGenRegisterInfo.inc 1396 PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, PPC::CR2, PPC::CR3, PPC::CR4,
1812 { 68U, PPC::CR0 },
1957 { 68U, PPC::CR0 },
2100 { 68U, PPC::CR0 },
2245 { 68U, PPC::CR0 },
2329 { PPC::CR0, 68U },
2604 { PPC::CR0, 68U },
2882 { PPC::CR0, 68U },
3157 { PPC::CR0, 68U },
5738 static const MCPhysReg CSR_64_AllRegs_SaveList[] = { PPC::X0, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
5740 static const MCPhysReg CSR_64_AllRegs_Altivec_SaveList[] = { PPC::X0, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::V0, PPC::V1, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
5742 static const MCPhysReg CSR_64_AllRegs_VSX_SaveList[] = { PPC::X0, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::V0, PPC::V1, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13, PPC::VSL14, PPC::VSL15, PPC::VSL16, PPC::VSL17, PPC::VSL18, PPC::VSL19, PPC::VSL20, PPC::VSL21, PPC::VSL22, PPC::VSL23, PPC::VSL24, PPC::VSL25, PPC::VSL26, PPC::VSL27, PPC::VSL28, PPC::VSL29, PPC::VSL30, PPC::VSL31, 0 };
5764 static const MCPhysReg CSR_SVR32_ColdCC_SaveList[] = { PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::F0, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, 0 };
5766 static const MCPhysReg CSR_SVR32_ColdCC_Altivec_SaveList[] = { PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::F0, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::V0, PPC::V1, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
5768 static const MCPhysReg CSR_SVR32_ColdCC_Common_SaveList[] = { PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
5770 static const MCPhysReg CSR_SVR32_ColdCC_SPE_SaveList[] = { PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::S4, PPC::S5, PPC::S6, PPC::S7, PPC::S8, PPC::S9, PPC::S10, PPC::S14, PPC::S15, PPC::S16, PPC::S17, PPC::S18, PPC::S19, PPC::S20, PPC::S21, PPC::S22, PPC::S23, PPC::S24, PPC::S25, PPC::S26, PPC::S27, PPC::S28, PPC::S29, PPC::S30, PPC::S31, 0 };
5796 static const MCPhysReg CSR_SVR64_ColdCC_SaveList[] = { PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
5798 static const MCPhysReg CSR_SVR64_ColdCC_Altivec_SaveList[] = { PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::V0, PPC::V1, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
5800 static const MCPhysReg CSR_SVR64_ColdCC_R2_SaveList[] = { PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::X2, 0 };
5802 static const MCPhysReg CSR_SVR64_ColdCC_R2_Altivec_SaveList[] = { PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::V0, PPC::V1, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, PPC::X2, 0 };
lib/Target/PowerPC/MCTargetDesc/PPCInstPrinter.cpp 431 case PPC::CR0: RegNo = 0; break;
lib/Target/PowerPC/MCTargetDesc/PPCMCCodeEmitter.cpp 242 (MO.getReg() >= PPC::CR0 && MO.getReg() <= PPC::CR7));
269 MO.getReg() < PPC::CR0 || MO.getReg() > PPC::CR7);
lib/Target/PowerPC/PPCISelDAGToDAG.cpp 2582 SDValue CR0Reg = CurDAG->getRegister(PPC::CR0, MVT::i32);
4798 SDValue CR0Reg = CurDAG->getRegister(PPC::CR0, MVT::i32);
lib/Target/PowerPC/PPCISelLowering.cpp10391 BuildMI(BB, dl, TII->get(CmpOpcode), PPC::CR0)
10394 BuildMI(BB, dl, TII->get(CmpOpcode), PPC::CR0)
10398 .addImm(CmpPred).addReg(PPC::CR0).addMBB(exitMBB);
10406 .addImm(PPC::PRED_NE).addReg(PPC::CR0).addMBB(loopMBB);
10577 BuildMI(BB, dl, TII->get(CmpOpcode), PPC::CR0)
10582 .addReg(PPC::CR0)
10595 .addReg(PPC::CR0)
11211 BuildMI(BB, dl, TII->get(is64bit ? PPC::CMPD : PPC::CMPW), PPC::CR0)
11216 .addReg(PPC::CR0)
11228 .addReg(PPC::CR0)
11388 BuildMI(BB, dl, TII->get(PPC::CMPW), PPC::CR0)
11393 .addReg(PPC::CR0)
11411 .addReg(PPC::CR0)
14383 R.first = PPC::CR0;
lib/Target/PowerPC/PPCInstrInfo.cpp 1804 if (&*I != &CmpInstr && (Instr.modifiesRegister(PPC::CR0, TRI) ||
1805 Instr.readsRegister(PPC::CR0, TRI)))
1915 .addReg(PPC::CR0, MIOpC != NewOpC ? RegState::Kill : 0);
1919 MI->clearRegisterDeads(PPC::CR0);
1992 assert(MI->definesRegister(PPC::CR0) &&
2312 .addImm(LII.Imm).addReg(PPC::CR0, RegState::ImplicitDefine);
lib/Target/PowerPC/PPCRegisterInfo.cpp 667 if (SrcReg != PPC::CR0) {
712 if (DestReg != PPC::CR0) {
lib/Target/PowerPC/PPCRegisterInfo.h 30 Reg = PPC::CR0;