|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/PowerPC/PPCGenAsmMatcher.inc 3695 case PPC::R1: OpKind = MCK_Reg2; break;
gen/lib/Target/PowerPC/PPCGenInstrInfo.inc 2581 static const MCPhysReg ImplicitList8[] = { PPC::R1, 0 };
gen/lib/Target/PowerPC/PPCGenRegisterInfo.inc 1236 { PPC::R1 },
1346 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R0, PPC::R1, PPC::FP, PPC::BP,
1356 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::ZERO,
1366 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP,
1892 { 1U, PPC::R1 },
2180 { 1U, PPC::R1 },
2404 { PPC::R1, -2U },
2679 { PPC::R1, 1U },
2957 { PPC::R1, -2U },
3232 { PPC::R1, 1U },
4277 static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R0, PPC::R1, PPC::FP, PPC::BP, PPC::R2 };
4293 static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::ZERO, PPC::R2 };
4309 static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::R2 };
lib/Target/PowerPC/MCTargetDesc/PPCMCTargetDesc.cpp 93 unsigned Reg = isPPC64 ? PPC::X1 : PPC::R1;
lib/Target/PowerPC/PPCFrameLowering.cpp 560 unsigned FPReg = is31 ? PPC::R31 : PPC::R1;
832 unsigned SPReg = isPPC64 ? PPC::X1 : PPC::R1;
1403 unsigned SPReg = isPPC64 ? PPC::X1 : PPC::R1;
2318 unsigned StackReg = is64Bit ? PPC::X1 : PPC::R1;
lib/Target/PowerPC/PPCISelLowering.cpp 1106 setStackPointerRegisterToSaveRestore(isPPC64 ? PPC::X1 : PPC::R1);
4897 StackPtr = DAG.getRegister(PPC::R1, MVT::i32);
5517 SDValue StackPtr = DAG.getRegister(PPC::R1, MVT::i32);
6426 StackPtr = DAG.getRegister(PPC::R1, MVT::i32);
6997 unsigned SP = isPPC64 ? PPC::X1 : PPC::R1;
10694 BaseReg = Subtarget.isPPC64() ? PPC::X1 : PPC::R1;
10769 unsigned SP = (PVT == MVT::i64) ? PPC::X1 : PPC::R1;
14556 FrameReg = isPPC64 ? PPC::X1 : PPC::R1;
14581 .Case("r1", is64Bit ? PPC::X1 : PPC::R1)
lib/Target/PowerPC/PPCRegisterInfo.cpp 293 markSuperRegs(Reserved, PPC::R1);
547 .addReg(PPC::R1);
598 BuildMI(MBB, II, dl, TII.get(PPC::STWUX), PPC::R1)
600 .addReg(PPC::R1)
603 .addReg(PPC::R1)
1139 return TFI->hasFP(MF) ? PPC::R31 : PPC::R1;